PATENT ABSTRACTS OF JAPAN

OH-671A Prior Art 2

(11)Publication number:

05-343407

(43) Date of publication of application: 24.12.1993

(51)Int.CI.

H01L 21/321 H01L 21/60

(21)Application number: 04-145615

(71)Applicant: FUJITSU LTD

(22)Date of filing:

(72)Inventor: AWAMOTO KENJI

WAKAYAMA HIROYUKI SAKACHI YOICHIRO

TOFUKU ISAO DOI SHOJI


(54) BUMP ELECTRODE FOR BOARD CONNECTION


05.06.1992

(57)Abstract:

PURPOSE: To prevent mutual contact between adjacent bumps due to a thermal cycle with regards to a board connection bump electrode when connecting to a board by way of a bump. CONSTITUTION: A first bump 22 and a second bump 23 installed to a first board 21 in two dimensions and a third bump 25 and a fourth bump installed to a second board 24 in two dimensions are formed in such a fashion that their length may be different from each other. The first bump 22 and the third bump 25, and the second bump 23 and the fourth bump 26 are contact-boarded in

such a fashion that their bonded elevations may be different from each other. Under such conditions, the first board 21 may be electrically connected to the second board 24.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

[Claim(s)]

[Claim 1] While arranging in the predetermined position on the 1st substrate (21) by turns the 1st and 2nd bumps (22 23) from whom length differs at two dimensions the 2nd substrate (24) top -- this -- it being a position corresponding to the 1st and 2nd bumps (22 23), and with the 3rd bump (25) corresponding to this 1st bump (22) on this 1st substrate (21) The 4th bump (26) corresponding to this 2nd bump (23) is arranged. With this 1st bump (22), this 3rd bump (25), and this 2nd bump (23) The bump electrode for substrate connection characterized by changing the height of a plane of composition, being joined and this 4th bump (36) doing electric junction of the 1st substrate (21) of the above, and the 2nd substrate (24) of the above.

[Claim 2] Two dimensions arrange two or more bumps (14a, 14b) located in the lot (41) of the 1st substrate (21 12) and the 2nd substrate (24 13) by whole division drawing. In the bump electrode for substrate connection for carrying out electrical installation of this 1st substrate (21 12) and this 2nd substrate (24 13) through each of this bump (14a, 14b) The bump electrode for substrate connection characterized by changing a position and arranging this predetermined bump within the aforementioned lot (41) in order to acquire the distance between the aforementioned bumps (14a, 14b) who adjoin in the direction of a radial from the center of the above 1st and the 2nd substrate (21, 24, 12, 13).

[Claim 3] Two dimensions arrange two or more bumps (42a, 42b) located in the lot (41) of the 1st substrate (21 12) and the 2nd substrate (24 13) by whole division drawing. In the bump electrode for substrate connection for carrying out electrical installation of this 1st substrate (21 12) and this 2nd substrate (24 13) through each of this bump (42a, 42b) The bump electrode for substrate connection characterized by making this predetermined bump's cross-section configuration counter as a shorter side in this radial direction in order to acquire the distance between the aforementioned bumps (42a, 42b) who adjoin in the direction of a radial from the center of the above 1st and the 2nd substrate (21, 24, 12, 13).

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] this invention relates to the bump electrode for substrate connection in the case of connecting with a substrate by the bump.

[0002] On a recent-years, for example, semiconductor, substrate, the substrate of the optoelectric-transducer section which has arranged two or more 2-dimensional photo detectors, and each signal-processing section for reading the signal by which photo electric translation was carried out is connected by the binding post (bump electrode), and the stuck hybrid type solid state camera is being used. Especially the infrared solid state image pickup device that detects an infrared linear light increases the number of pixels in recent years, and high resolution-ization is attained. In this case, since it will become impossible to use it if a defective pixel also generates a part among many pixels, a high thing of the reliability which a defective pixel does not generate even if the number of pixels increases, and endurance is desired.

[0003]

[Description of the Prior Art] Drawing for explaining the solid state camera which makes

connection by the conventional bump electrode to <u>drawing 5</u> is shown. <u>drawing 5</u> (A) -- a part -- a notch **** schematic diagram -- it is -- <u>drawing 5</u> (B) -- a part of <u>drawing 5</u> (A) -- it is a cross section

[0004] It sets to <u>drawing 5</u> (A) and (B), and electric junction of the solid state camera 11 is carried out by the bump electrode 14 of plurality [section / signal-processing / 13 / the photoelectrical transducer 12 and].

[0005] Photodiode field 12b as which the photoelectrical transducer 12 detects infrared radiation on semiconductor substrate 12a of HgCdTe (mercury cadmium tellurium) is arranged at two dimensions. And bump 14a which deposited the indium (In) is formed in each of this photodiode field 12b.

[0006] On the other hand, signal read-out circuit 13b in which the processing circuit section 13 contains two or more pixel 13a which corresponds for example, on (Silicon Si) substrate at the above-mentioned photodiode field 12b is formed. Moreover, bump 14b which deposited the indium (In) is formed on each pixel 13a.

[0007] And each bump 14a of the photoelectrical transducer 12 and each bump 14b of the processing circuit section 13 are stuck by pressure, electrical coupling is performed, and the so-called hybrid type is constituted. An electron generates such a solid state camera 11 in the infrared radiation which carries out incidence to the photoelectrical transducer 12, and an electrical signal is sent to the processing circuit section 13 through the bump electrode 14 from photodiode field 12b.

[0008] Moreover, as for this solid state camera 11, being cooled and used is common in order to remove the unnecessary signal generated with the temperature which equipment itself has.

[0009]

[Problem(s) to be Solved by the Invention] By the way, since it is cooled by for example, liquid nitrogen temperature at the time of operation, whenever the above-mentioned solid state camera 11 is a room temperature, and it uses it at the time of an inoperative, the optical transducer 12 and the processing circuit section 13 will repeat contraction by temperature, and expansion. Drawing for here explaining deformation of the bump electrode in drawing 5 to drawing 6 is shown. Like semiconductor substrate 12a of above-mentioned HgCdTe, and the Si substrate 13, in the hybrid type solid state camera 11 which stuck the different-species substrate, since the coefficient of thermal expansion of each substrate 12a and 13 differs, distortion occurs by Bumps 14a and 14b. When many heat cycles are repeated, and Bumps 14a and 14b deform as shown in drawing 6, and the knot portion 15 shifts, for example, bump 14a which adjoins in a contact portion, and 14b may contact. In this case, since the signal of two pixels which contacted is mixed, it will become a defective pixel 2 pixels. Thus, while repeating a heat cycle, un-arranging [which a defective pixel generates] is, and there is a problem of reducing the reliability of a solid state image pickup device and endurance.

[0010] This is a problem produced when connecting the substrates from which coefficient of thermal expansion, such as a high hybrid IC of not only the above-mentioned solid state camera 11 but a degree of integration, differs by the bump.

[0011] Then, this invention was made in view of the above-mentioned technical problem, and aims at offering the bump electrode for substrate connection which prevents contact between the bumps who adjoin according to a heat cycle.

[0012]

[Means for Solving the Problem] While the above-mentioned technical problem arranges in the predetermined position on the 1st substrate by turns the 1st and 2nd bumps from whom length differs at two dimensions a 2nd substrate top -- this -- the position corresponding to the 1st and 2nd bumps -- it is -- this -- with the 3rd bump corresponding to this 1st bump on the 1st substrate The 4th bump corresponding to this 2nd bump is arranged, and this 1st bump, this 3rd bump and this 2nd bump, and this 4th bump change the height of a plane of composition, and it is joined, and is solved by carrying out electric junction of the 1st substrate of the above, and the 2nd substrate of the above. [0013]

[Function] As mentioned above, the height of a plane of composition is changed, the 1st and 2nd bumps arranged by two dimensions on the 1st substrate and the 3rd and 4th bumps arranged by two dimensions on the 2nd substrate are joined, and electric junction of the 1st and 2nd substrates is performed.

[0014] Thereby, even if a position gap occurs in each bump's plane of composition under the influence of a heat cycle, the height of each bump's plane of composition differs, and it becomes possible to prevent adjoining bump inter-electrode contact.

[0015]

[Example] The block diagram of the 1st example of this invention is shown in $\underline{\text{drawing 1}}$. Drawing 1 (A) is a partial flank block diagram, and $\underline{\text{drawing 1}}$ (B) is the schematic diagram of the bump electrode deformation in a heat cycle.

[0016] In drawing 1 (A), on the 1st substrate 21, the 1st bump 22 with short length and the 2nd bump 23 with long length are stationed by turns, and are arranged by two dimensions. [0017] On the other hand on the 2nd substrate 24, the 3rd bump with long length (the same length as the 2nd bump 23) and the 4th bump 26 (the same length as the 1st bump 22) with short length are stationed by turns, and it is arranged at two dimensions. In this case, the 3rd bump 25 is equivalent to the 1st bump 22 of the 1st substrate 21, and the 4th bump 26 is equivalent to the 2nd bump 23.

[0018] and while making the 1st bump 22 of the 1st substrate 21, and the 3rd bump 25 of the 2nd substrate 24 correspond, make the 2nd bump 23 and 4th bump 26 correspond, it is made to join by sticking by pressure, and the bump electrode 27 is formed, respectively --making -- this -- electric junction of the 1st and 2nd substrates 21 and 24 is carried out In this case, plane-of-composition 27a of each joined bump electrode 27 becomes different height from plane-of-composition 27b of the adjoining bump electrode 27.

[0019] Here, when heat stress is added to the 1st and 2nd substrates 21 and 24 by which electrical coupling was carried out by this bump electrode 27 by the heat cycle, as shown in <u>drawing 1</u> (B), contraction and expansion are repeated and a position gap occurs in the planes of composition 27a and 27b of the bump electrode 27. However, from the height of the planes of composition 27a and 27b of the adjoining bump electrode 27 differing, as shown in <u>drawing 1</u> (B), even if it produces a position gap in the above-mentioned planes of composition 27a and 27b, contact of each bump electrode 27 can be prevented.

[0020] The solid state camera which shows this to <u>drawing 5</u>, and by applying to a hybrid IC etc., generating of a defective pixel, a defective electrode, etc. can be prevented and the reliability of equipment and endurance can be raised.

[0021] Then, drawing for explaining manufacture of drawing 1 to drawing 2 is shown. In

drawing 2, first, resist 31a is applied on the semiconductor substrates (you may be any of the 1st or 2nd substrate 21 and 24) (24) 21, such as HgCdTe to which processing of predetermined field formation etc. was performed, and Si, and opening of the portion in which a bump electrode is located by photoetching is carried out (drawing 2 (A)).

[0022] And the vacuum evaporation of the indium (In) is carried out to a part for opening (drawing 2 (B)). Furthermore, resist 31b is applied and opening of the portion equivalent to the 2nd and 3rd bumps 23 and 25 with above-mentioned long length is carried out by photoetching (drawing 2 (C)).

[0023] Then, the vacuum evaporation of the indium (In) is carried out to a part for this opening (the 2nd (the 3rd) bump 23 with long length (25) and the 1st (the 4th) bump 22 with short length (26) are formed on the semiconductor substrate 21 (24) by removing drawing 2 (D) and Resists 31a and 31b (drawing 2 (E)).).

[0024] And that from which the height of a plane of composition differs between the adjoining bump electrodes 27 is formed by making the semiconductor substrates 21 and 24 formed in this way stick by pressure by bumps, as shown in <u>drawing 1</u> (A).

[0025] Next, the block diagram of the 2nd example of this invention is shown in <u>drawing 3</u>. <u>Drawing 3</u> shows and explains the plan of the photoelectrical transducer 12 by making the solid state camera 11 as shown in <u>drawing 5</u> into an example. In addition, also in the high hybrid IC of not only a solid state camera but a degree of integration, it is the same.

[0026] In <u>drawing 3</u> (A), it is formed by the semiconductor substrate of HgCdTe and the photoelectrical transducer 12 as the 1st substrate 21 is formed in [the partition 41 equivalent to each pixel] two dimensions. And among each partition 41, a position is changed within a lot 41 in four sides, and bump 14a is arranged in the partition 41 (slash portion) located (three sides omit) at them. This bump 14a is arranged so that the distance between bump 14a which are the radiation-like direction and adjoin from the center of the semiconductor substrate 12 may be acquired.

[0027] Moreover, although not illustrated, corresponding to arrangement of bump 14a of the semiconductor substrate 12, bump 14b is arranged on the semiconductor substrate of the processing circuit section 13 as the 2nd substrate 24, for example, Si, (refer to <u>drawing 5</u>). And as shown in <u>drawing 5</u>, sticking-by-pressure junction of bump 14a and the 14b is carried out, and electrical coupling of each substrates 12 and 13 is performed.

[0028] Here, if the heat stress by the heat cycle is added to the semiconductor substrate 12 as shown in drawing 3 (B), this semiconductor substrate 12 will repeat contraction and expansion in the direction of a radial, the direction of an arrow, i.e., the substrate center, of drawing 3 (B), and the plane of composition 15 of the bump electrode 14 will produce a position gap in the direction of an arrow. the field 42 of a slash portion [in / a part for a substrate periphery / in the amount of distortion in this case] -- it becomes large about a-42d That is, when the bump electrodes 14 arranged in the partition 41 located in these fields 42a-42d are regular intervals, it is easy to produce the contact whose amount of distortion of a plane of composition 15 is between the bump electrodes 14 greatly.

[0029] Therefore, as shown in <u>drawing 3</u> (A), contact between the bump electrodes 14 can be prevented by arranging between bump 14a (14b) prepared in the partition 41 located in Fields 42a-42d so that distance may be lengthened in the direction of an arrow.

[0030] In addition, such bumps' 14a and 14b formation should just make the portion in which resist 31a in drawing 2 (A) and (B) carries out opening reposition by the mask

pattern.

[0031] Next, the block diagram of the 3rd example of this invention is shown in <u>drawing 4</u>. Also in <u>drawing 4</u>, the plan of the photoelectrical transducer 12 is shown and explained like <u>drawing 3</u> by making the solid state camera 11 as shown in <u>drawing 5</u> into an example. In addition, the explanation is omitted about the same portion as <u>drawing 3</u>. [0032] It is what made the cross-section configuration of bump 42a (illustration is omitted using the bump who counters as 42b) formed in the lot 41 of the semiconductor substrate

using the bump who counters as 42b) formed in the lot 41 of the semiconductor substrate 12 in drawing 4 the ellipse which has a shorter side and a long side, and bump 42a formed in the partition 41 arranged in the direction of an arrow shown in drawing 3 (B) is arranged so that a shorter side may counter and it may be located in this arrow direction. That is, it arranges so that distance may be lengthened between bump 42a (42b) which adjoins in this arrow direction.

[0033] Thereby, like <u>drawing 3</u>, even if it produces a position gap in a plane of composition bump inter-electrode with the influence of a heat cycle, contact can be prevented.

[0034] In addition, a rhombus and a rectangle are [that what is necessary is just to have a part for a part for the short side part on which the cross section spreads abbreviation etc., and a long side] sufficient although the 3rd above-mentioned example showed the case where the cross-section configuration of bump 42a (42b) was made into an ellipse.

[0035] Moreover, even if it is the 3rd example, manufacture of the bump of the cross-section configuration concerned can be formed by changing the configuration of a mask pattern like <u>drawing 3</u>.

[0036]

[Effect of the Invention] as mentioned above, according to this invention, change by turns the height of a plane of composition of the bump electrode which performs electric junction between substrates by junction -- or change arrangement -- or even if it produces a position gap in a plane of composition under the influence of a heat cycle by making between shorter sides counter in the cross-section configuration, adjoining bump inter-electrode contact can be prevented

(43)公開日 平成5年(1993)12月24日 技術表示箇所 ᅼ 斤内整理番号 被別的中 H01L 21/321

(51) Int.C.

O H01L 21/92

6918-4M 9168-4M

S

311

審査開求 未請求 請求項の数3(全 8 頁)


最終員に続く 神奈川県川崎市中原区上小田中1015番地 种奈川県川崎市中原区上小田中1015番地 **单奈川県川崎市中原区上小田中1015番地** 神奈川県川崎市中原区上小田中1015番地 (外2名) 弁理士 伊東 忠彦 富士通株式会社内 富士通体式会社内 富土通株式会社内 留土通株式会社 被私名 医动一郎 聚本 使空间 若山 博之 (71)出版人 000005223 (72)発明者 (72)発明者 (74)代斯人 (72)発明者 平成4年(1992) 8月5日 将颐平4-145615 (21) 出版部中 日間田(元)


(54) 【発明の名称】 基板接続用パンプ電極

[目的] 本発明はパンプにより基板に接続を行う場合 の基板接続用パンプ電極に関し、熱サイクルにより隣接 第1の基板21上に二次元に配散された第1 パンプ間の接触を防止することを目的とする。

プ22と第3のパンプ25、及び第2のパンプ23と第 及び第2のパンプ22,23と、第2の基板24上に二 4のパンプ26を圧着接合させ、接合面の高さを異なら を、長さを異ならせて形成させる。そして、第1のパン 次元に配散された第3及び第4のパンプ25,26と せて第1及び第2の基板21,24の電気的結合を行

本路明の第1の実施例の構成図





【請求項1】 第1の基板(21)上の所定位置に、長 さの異なる第1及び第2のパンプ (22, 23) を交互 に二次元に配散すると共に、 第2の基板 (24) 上に、眩第1及び第2のパンプ (2 2, 23) に対応する位置であって、核第1の基板 (2 1) 上の眩第1のパンプ (22) に対応する第3のパン プ (25) と、眩算2のパンプ (23) に対応する第4 のパンプ (26) とを配設し、

眩第1のパンプ (22) と眩第3のパンプ (25)、及 とが接合面の高さを異ならせて接合され、前配第1の基 板 (21) と前配第2の基板 (24) とを電気的接合さ び骸第2のパンプ (23) と、駿第4のパンプ (36) せることを特徴とする基板接線用バンブ電極。

[請求項2] 第1の基板 (21, 12) 及び第2の基 プ(14a, 14b)を全区画で複数二次元に配散され 4, 13) とを、版各パンプ (14a, 14b) を介し て電気的接続させるための基板接続用パンプ電極におい 板(24, 13)の一区画(41)内に位置されるパン て、骸第1の基板(21, 12)と骸第2の基板(2

前配第1及び第2の基板 (21, 24, 12, 13)の 4 b) 間の距離を得るために、所定の核パンプを、前記 一区画(41)内で位置を異ならせて配置させることを 中心から放射状方向で隣接する前記パンプ (14a, 1 特徴とする基板接線用バンプ電極。

プ(42a, 42b)を全区画で複数二次元に配設され [闘求項3] 第1の基板 (21, 12) 及び第2の基 4, 13) とを、眩各パンプ (42a, 42b) を介し 板(24, 13)の一区画(41)内に位置されるバン て電気的接続させるための基板接続用バンブ電極におい て、腋第1の基板 (21, 12) と眩穽2の基板 (2

前配第1及び第2の基板 (21, 24, 12, 13)の 2 b) 間の距離を得るために、所定の核パンプの断面形 中心から放射状方向で隣接する前配パンプ (42a, 4 伏を、該放射状方向で短辺として対向させることを特徴 とする基板接線用パンプ電極。

[発明の詳細な説明]

[0000]

[産業上の利用分野] 本発明は、パンプにより基板に接 衆を行う場合の基板接続用バンプ電極に関する。

[0002] 近年、例えば、半導体基板上に複数の受光 **幕子を二次元配置した光恒変換案子部と、光電変換され** た倡号を読み出すための倡号処理部それぞれの基板を電 函柱(パンプ電極)で接続し、貼り合わせたハイブリッ ド型固体機像装置が使用されつつある。特に、赤外線光 を検知する赤外線固体振像案子は近年、画案数を切やし **南解像度化が図られている。この場合、多数の固珠のう** ち一部でも欠陥国案が発生すれば使用できなくなるた

邸合があり、固体撮像紫子の信頼性、耐久性を低下させ

に、熱サイクルを繰り返すうちに欠陥固案が発生する不

特朗平05-343407

め、闽紫数が増加しても欠陥画案の発生しない信頼性、 耐久性の高いことが窒まれている。 【従来の技術】図5に、従来のパンプ電極による接続を

(A) は一部を切欠いた概略図であり、図5 (B) は図 **〒う固体撮像装置を説明するための図を示す。図5** 5 (A) の一部矩回図である。

[0004] 図5(A), (B) において、固体撮像装 置11は、光電変換部12と信号処理部13とが複数の [0005] 光電変換部12は、例えばHgCdTe パンプ電極14により電気的接合されたものである。

(水銀カドミウムテルル) の半導体基板12a上に、赤 外線を検知するフォトダイオード倒域12bが二次元に 配置されたものである。そして、このフォトダイオード 領域12bのそれぞれに、例えばインジウム(1n)を **森着したパンプ14aが形成される。** [0006] 一方、処理回路部13は、例えばシリコン (Si) 碁板上に上配フォトダイオード領域12bに対 **応する複数の画案138を含む信号競出し回路13bが** 形成される。また、各画券13g上に、例えばインジウ ム (In)を蒸撃したパンプ14bが形成される。 [0007] そして、光電変換断12の各パンプ148 **電気的結合が行われ、いわゆるハイブリッド型を構成す** る。このような固体提像装置11は、光虹変換部12に 入射する赤外線で電子が発生し、フォトダイオード領域 12bより電気信号がパンプ電極14を介して処理回路 と、処理回路部13の各パンプ14bとが圧着されて、 部13に送られる。 [0008] また、この団体撮像装置11は、装置自身 の有する温度によって発生する不要な信号を除くため に、冷却して用いられるのが一般的である。 [0000]

装置11においては、それぞれの基板12a, 13の熱 発明が解決しようとする課題】ところで、上述の固体 撮像装置11は、非動作時は蛮温であり、動作時には例 えば液体窒素温度に冷却されるため、使用するごとに光 変換部12及び処理回路部13が温度による収稿、膨張 を繰り返すことになる。ここで、図6に、図5における パンプ配極の変形を説明するための図を示す。 上述の日 に、異種基板を貼り合わせたハイブリッド型の固体損像 **夢張率が異なるため、パンプ14a, 14bに預みが発** 生する。熱サイクルが多数繰り返された場合、図6に示 すようにパンプ14a,14bが変形し、例えばつなぎ 目部分15がずれることなどにより、接触部分で隣接す gCdTeの半導体基板12aとSi基板13のよう るパンプ148,14bどうしが接触することがある。 この場合、接触した2つの画案の信号は混ざり合うた **め、2回茶ともに欠陥画茶となってしまう。このよう**

8

るという問題がある。

率の異なる基板同士をバンプで接続する場合においても [0010] このことは、上述の固体提像装置11に限 らず、囮えば鉄値版の高いハイプリッド I C 毎の繋御服 生じる問題である。

[0011] そこで、本発明は上記瞑題に鑑みなされた もので、熱サイクルにより隣接するパンプ間の接触を防 止する基板接볪用パンプ電極を提供することを目的とす

[0012]

交互に二次元に配散すると共に、第2の基板上に、 眩算 基板上の舷第1のパンプに対応する第3のパンプと、舷 **第2のパンプに対応する第4のパンプとを配設し、該第** 【喫圀を解決するための手段】上記瞑題は、第1の基板 上の所定位置に、長さの異なる第1及び第2のパンプを 1及び第2のパンプに対応する位置であって、眩斑1の れ、前配第1の基板と前配第2の基板とを電気的接合さ 1のパンプと核類3のパンプ、及び核第2のパンプと、 **核第4のパンプとが接合面の高さを異ならせて接合さ** せることにより解決される。

(0013)

配散された第3及び第4のパンプとを、接合面の高さを 【作用】上述のように、第1の基板上に二次元に配散さ れた第1及び第2のパンプと、第2の基板上に二次元に 異ならせて接合させて、第1及び第2の基板の配気的接 [0014] これにより、黙サイクルの労働で各パンプ の接合面に位置ずれが発生しても、各パンプの接合面の 高さが異なっており、隣接するパンプ電極間の接触を防 止することが可能となる。

(0015)

[奥施例] 図1に、本発明の第1の奥施例の構成図を示 第3のパンプ(類2のパンプ23と同じ長さ)と長さの に、長さの短い第1のパンプ22と長さの長い第2のパ [0017] 一方、第2の基板24上には、長さの長い 短い第4のパンプ26 (第1のパンプ22と同じ長さ) す。図1 (A) は部分的回部構成図であり、図1 (B) は熱サイクルにおけるパンプ電極変形の概略図である。 [0016]図1 (A) において、第1の基板21上 ンプ23とが交互に配置されて二次元に配設される。

[0018] そして、第1の基板21の第1のパンプ2 2と第2の基板24の第3のパンプ25とを対応させる と共に、第2のパンプ23と第4のパンプ26とを対応 させて圧増により接合させてそれぞれパンプ配極27を 形成させ、眩煩1及び第2の基板21,24を電気的接 合させるものである。この場合、接合された各パンプ館

に対応し、第4のパンプ26が第2のパンプ23に対応

第3のパンプ25が第1の基板21の第1のパンプ22

とが交互に配置されて二次元に配置される。この場合、

極27の接合面27aは隣接するパンプ電極27の接合

面27bと異なる高さとなる。

[0019] ここで、このパンプ電極27で電気的結合 27 bで位置ずれが発生する。 しかし、図1 (B) に示 7 bに位置ずれを生じても各パンプ電極27の接触を防 された第1及び第2の基板21,24に熱サイクルで熱 すように、隣接するパンプ電極27の接合面27a,2 7 bの高さが異なることから、上述の接合面27 a, 2 **餡、膨張を繰り返し、パンプ電極27の接合面27g**, ストレスを加えた場合、図1(B)に示すように、収 止することができるものである。

【0020】これを図5に示す固体協像装置や、ハイブ リッドIC等に適用することにより、欠陥画業や欠陥電

極等の発生を防止して装置の間頼性、耐久性を向上させ めの図を示す。図2において、まず、所定の領域形成等 [0021] そこで、図2に、図1の製造を説明するた の処理が随されたHgCdTeやSi等の半導体基板 ることができる。

い) 21 (24) 上に、レジスト31aが蟄布され、ホ トエッチングによりパンプ電極が位置する部分を関ロさ (第1又は第2の基板21,24の何れであってもよ せる(図2(A))。

[0022] そして、照口部分にインジウム(1n)を 及び第3のパンプ23,25に相当する部分を開口させ 蔡鎔させる (図2 (B))。 さらに、レジスト31bを **盤布し、ホトエッチングにより、上述の長さの長い第2** る(図2(C)).

n) を蒸盤させ (図2 (D)、レジスト31a, 31b を除去することにより、半導体基板21′(24)上に長 さの長い第2 (第3) のパンプ23 (25)、及び長さ の短い第1 (第4) のバンプ22 (26) が形成される [0023] 続いて、この隅口部分にインジウム (1 ものである (図2 (E))。

【0024】そして、このように形成された半導体基板 21, 24を図1 (A) に示すようにパンプ回土で圧塩 させることにより、隣接するパンプ電極27間で接合面 の高さが異なるものが形成されるものである。 【0025】次に、図3に、本発明の第2の実施例の構 成図を示す。図3では、図5に示すような固体操像装置 11を例として、光電変換部12の平面図を示して説明 する。なお、固体撮像装置に限らず、集積度の高いハイ プリッドICにおいても同様である。

[0026] 図3 (A) において、第1の基板21とし ての光電変換部12は、例えばHgCdTeの半導体基 板で形成され、各画業に相当する区画41が二次元的に 形成される。そして、各区画41のうち、4辺に(3辺 は省略する) 位置する区画41 (斜線部分) に、一区画 41内で位置を異ならせてパンプ14aを配散したもの である。このパンプ14aは、半導体基板12の中心か ら放射線状方向で、隣接するパンプ14a間の距離を得

るように配置される。

プ14 bが配散される (図5参照)。そして、図5に示 [0027]また、図示していないが、半導体基板12 **すように、パンプ14a, 14b同士を圧着接合して各** のパンプ14aの配置に対応して、第2の基板24とし ての処理回路部13の例えばS1の半導体基板上にバン 基板12, 13の電気的結合を行う。 【0028】 ここで、図3 (B) に示すように、半導体 基板12に熱サイクルによる熱ストレスを加えると、核 半導体基板12は、図3(B)の矢印方向、すなわち基 板中心より放射状方向に収縮、膨張を繰り返し、パンプ この場合の歪み豊は、基板周辺部分における斜線部分の 領域42a~424ほど大きくなる。すなわち、この領 **域42a~42dに位置する区画41に配設されるパン** ブ電極14が等間隔の場合には、接合面15の歪み量が 電極14の接合面15が矢印方向に位置ずれを生じる。 大きくパンプ電極14間の接触が生じ易い。

2 a ~ 4 2 d に位置する区画 4 1 内に般けられるパンプ 14g(14b)間を、矢印方向で距離を長くするよう に配置することで、パンプ電極14間の接触を防止する 【0029】従って、図3 (A) に示すように、領域4 ことができるものである。

[0030] なお、このようなパンプ14a, 14bの 形成は、図2(A), (B)におけるレジスト31aの 開口する部分をマスクパターンで位置変更させればよ [0031]次に、図4に、本発明の第3の英施例の構 成図を示す。図4においても、図3と同様に、図5に示 すような固体掃像装置11を例として、光虹変換部12 の平面図を示して説明する。なお、図3と同一の部分に ついてはその説明を省略する。

|内に形成されるパンプ42a(対向するパンプを42 配列される区画41内に形成されるパンプ42aを、該 矢印方向で短辺が対向して位置するように配散したもの 【0032】図4において、半導体基板12の一区画4 **りとして図示を省略する)の断面形状を、短辺と長辺を** である。すなわち、該矢印方向で隣接するパンプ42a 有するだ円としたもので、図3(B)に示す矢印方向に (42b) 間で距離を長くするように配置するものであ

[0033] これにより、図3と回接に、繋サイクルの 影響でパンプ電極間の接合面で位置ずれを生じても、接 触を防止することができる。

[0034] なお、上述の第3の実施例では、パンプ4 が、断面積が略等しく短辺部分と長辺部分を有すればよ 2a(42b)の断面形状をだ円とした場合を示した く、例えばひし形や畏力形でもよい。

【0035】また、第3の実施例であっても、当該断面 形状のパンプの製造は、図3と同様にマスクパターンの 形状を変更することによって形成することができる。 [0036]

高さを交互に異ならせ、又は配置を異ならせ、又はその 断面形状で短辺間を対向させることにより、熱サイクル 【発明の効果】以上のように、本発明によれば、接合に より基板間の電気的接合を行うパンプ電極の、接合面の の影響で接合面に位置ずれを生じても、隣接するバンプ **昭極間の接触を防止することができる。**

(図面の簡単な説明)

【図1】本発明の第1の実施例の構成図である。

【図2】図1の製造を説明するための工程図である。 【図3】本発明の第2の実施例の構成図である。

[図5] 従来のパンプ電極による接続を行う固体機像装 【図4】本発明の第3の実施例の構成図である。

[図6] 図5におけるパンプ配桶の変形を説明するため 聖を脱明するための図である。 の図である。

[年号の説明]

21 第1の基板

紙1のパンプ 2 2

第2のパンプ 23

第2の基板 2.4

第3のパンプ 2 5


類4のパンプ 26 バンプロ商 7.7

31a, 31b レジスト 27a, 27b 接合面

32 47374

3

特朗平05-343407



(72) 発明者 土肥 正二神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

特朋平05-343407

9

.,

図5におげるパンプ 電傷の変形を説明するための図

(B**X**)